Читаю описание шины QPI в википедии.

Сказано:

http://ru.wikipedia.org/wiki/Intel_QuickPath_Interconnect По состоянию на начало 2010 года, внешний интерфейс QuickPath используется только в сериях процессоров Xeon и Core i7 с ядром Nehalem для разъема LGA 1366, а также будет использоваться в следующем поколении Itanium (ядро Tukwila)[3]. При этом чипсеты для разъёма LGA 1366 используют шину DMI для связи между северным и южным мостом. Процессоры для разъёма LGA 1156 не имеют внешнего интерфейса QuickPath, поскольку чипсеты для данного разъёма поддерживают только однопроцессорную конфигурацию, а функциональность северного моста встроена в сам процессор (и следовательно, для связи процессора с аналогом южного моста используется шина DMI). Однако внутри процессора LGA 1156 связь между ядрами и встроенным контроллером PCIe осуществляется через встроенную шину QuickPath

Так и у i7 она встроена в сам процессор. Нет? Получается, QPI выведена наружу у Core i7 только как средство соединения с другими процессорами на матери?

Но на странице http://ru.wikipedia.org/wiki/Intel_Core_i7 сказано:

http://ru.wikipedia.org/wiki/Intel_Core_i7 Core i7 не предназначен для многопроцессорных материнских плат, поэтому имеется только один интерфейс QPI.

А-а-а... Где логика?

Всё. Дошло. Северный мост - это не только контроллер памяти, у LGA 1155 - процов и у LGA 1156 - процов контроллеры памяти встроенные, но СЕВЕРНЫЙ МОСТ целиком запихан только в LGA 1156. А что в северном мосту ещё, кроме контроллера памяти, с чем приходится по быстрой QPI связываться, а?

Edd.DragonБудет технологическая деградацияА-а-а... Где логика?
Отнесись к этому как чему-то, что проще оставить незадействованным, чем убрать вовсе.
Не дошло... Перечитал ещё раз - не дошло )

Да я не об этом спрашиваю...

Вопрос в том, чем отличается контроллер памяти и серверный мост. Я думал, это одно и то же. То есть, зачем Core i7, имея контроллер памяти ВНУТРИ, выводит из себя шину QPI наружу. С чем он там коммуницировать собрался, если не поддерживает многопроцессорные конфигурации, как сказано в википедии? ( http://ru.wikipedia.org/wiki/Intel_Core_i7)

Edd.DragonБудет технологическая деградацияВсё. Дошло. Северный мост - это не только контроллер памяти, у LGA 1155 - процов и у LGA 1156 - процов контроллеры памяти встроенные, но СЕВЕРНЫЙ МОСТ целиком запихан только в LGA 1156. А что в северном мосту ещё, кроме контроллера памяти, с чем приходится по быстрой QPI связываться, а?
Не совсем так. Новые процы для обеспечения возможности встраивания GPU должны иметь PCI-Ex линии и их контроллер. Поколению без встраиваемых видео это не надо. Потому в них этого не было. PCI-Ex-ом заведовал южник (и сейчас у него никто это не отобрал, т.к. SATA контроллер, например, тоже ведь по PCI-Ex данные гоняет). А связь с южником по одной линии QPI. Раз уж есть - не пешком же ходить.
1. А зачем для возможности встраивания GPU иметь PCI-Ex линии? Недостаточно из ЦП вывести линии с "видеосигналом" готовым?
2. Я думал, что до южного моста всегда соединение медленное - MPI...

Edd.DragonБудет технологическая деградацияТо есть, зачем Core i7, имея контроллер памяти ВНУТРИ, выводит из себя шину QPI наружу.

Ну блин, не нужен мне этот балкон на первом этаже, так что ж, обязательно его сносить что ли?

При этом, связь с южником (IO-хабом) нужна? QPI есть? Так чего что-то другое городить то? Т.е. почему это должна быть НЕ QPI?
А зачем этот балкон есть? Как он образовался? Почему в LGA 1156 core i5 этот балкон не торчит, а в core i7 торчит?

Подожду ещё ответов )

Edd.DragonавторПочему в LGA 1156 core i5 этот балкон не торчит,
Наверное потому, что этот проект не предполагает выпуск продуктов для многопроцессорных систем. А Нахалем и для тех, и для тех.
А... Дошло.

А архитектура ядра (нехалем, Йоу Нах и т.п.) однозначно определяют "формат" сокета (1155, 1156...)?

А ещё вот один вопрос... Чем понятие "контроллер памяти" отличается от понятия "серверный мост" в практическом смысле?

*северный

Понято. Буду курить картинки.