SeegileПривет!

Есть ли такие мат. платы, которые читают только одну сторону ОЗУ?
Скажем, есть планка 256 мб, он видит её как 128 мб.

Человек сказал что это односторонность. Так ли это? Или мат. плата просто не может видеть более 128мб в одном слоте?

"Одностороннесть памяти" - это упрощенное понятие для простых юзеров. На самом деле планка памяти представляет собой нечто вроде матрицы NxM адресных линий. Линии, адресующие колонки, называются CAS, адресующие строки - RAS. На каждый слот памяти материнская плата заводит какое-то количество линий CAS и RAS.
Фишка вот в чем: допустим, на слот заведено 11 линий RAS и 11 линий CAS. Это дает нам максимальную емкость модуля 2^11 * 2^11 * 64 = 256 мегабайт на слот (шина памяти модуля DIMM 64-битная, поэтому умножаю на 64). Если туда вставить 256-мегабайтный модуль, у которого те же 11 RAS и 11 CAS, он там отлично будет работать на все свои 256 мегабайт.
А вот если ты возьмешь модуль, у которого 10 RAS и 12 CAS (и в итоге те же 256 метров!), у него одна линия CAS будет не подключена, и в результате он заработает только как 128-метровый модуль.
Как правило, модули, у которых микросхемы с одной стороны, имеют, грубо говоря "прямоугольную" матрицу адресных линий, а двухсторонние - "квадратную". Поэтому односторонние в старых материнках иногда показывают не всю свою емкость.

Di_LIneНичё не перепутал?
Эт с каких пор для RAS и GAS - разные адресные шины?
Ничё. Физически шина адреса одна и те же, только в зависимости от того, какой строб пришел, на ней выставляется или адрес строки или адрес колонки. Но вот количество действующих на ней линий строк и колонок в соответствующем такте зависит от реализации чипсета и модуля памяти.

KhodМаксимальное количество.
Обычное количество. Они как мед, или есть, или нет.

Di_LIneДжекНепотрошительОбычное количество.
Ышо рас, по-складам:
было 11 линий CAS, стало 12 CAS .
Откель взялася ышо одна линия?

Ну здрасьте. Есть 128-мегабитный чип памяти десятилетней давности. У него, скажем, 11 адресных линий и 32 линии данных. На планке - 4 таких чипа. Сколькими способами ты их можешь соединить в два 32-битных банка памяти, как это сделано на DIMM?
Двумя, верно? В каждом банке данных по два чипа, все адресные линии и линии данных соединены параллельно, но...
Первый способ: на 12-й адресной линии по стробу CAS адрес защелкивается в каком-то регистре, и этот адрес выбирает первый или второй чип.
Второй способ: на 12-й адресной линии по стробу RAS адрес защелкивается в каком-то регистре, и этот адрес выбирает первый или второй чип.
Вот тебе и 12-я линия, и "прямоугольная" матрица адресов.

Di_LIneДжекНепотрошительВот тебе и 12-я линия, и "прямоугольная" матрица адресов.
Ты не путай теплое с горьким - RAS или GAS с адресной линией, которая в формирования адреса ячейки в ОЗУ, к которой происходит обращение, не используется, для переключения "банков" микросхем(регистров).
Это ты себе так это "уложил в мозг" и ща выдаешь за истину в последней инстанции.
Бо это "лишний" адрес может дефакто переключать разъемы с модулями памяти целиком, выключая Z-состояние у нужного.
Переключение из/в Z-состояние идет быстрее, чем полный цикл RAS-GAS.
Вот не надо подменять одну тему другой. Речь шла о внутренней работе одного отдельно взятого модуля в слоте, и почему он в ряде случаев может "видиться" не на полный объем, а наполовину. Я объяснил вполне доходчиво именно про эту ситуацию, как и отчего она возникает. И, кстати, совершенно правильно объяснил. Про то, как контроллер переключает разъемы целиком, какие еще есть варианты организации доступа к памяти и т.д. потрепаться могу, но это вообще никакого отношения к теме топика не имеет, равно и как Z-состояния. А ты сейчас полез в Z-состояния, переключение слотов и т.д. Давай еще про RAMBUS вспомни :)